## PATENT ABSTRACTS OF JAPAN

(11) Publication number: 11145436 A

(43) Date of publication of application: 28.05.99

(51) Int. CI

H01L 27/12 H01L 21/265 H01L 21/322 H01L 21/762

(21) Application number: 09307719

(22) Date of filing: 10.11.97

(71) Applicant:

**NEC CORP** 

(72) Inventor:

**OKONOGI KENSUKE** 


# (54) LAMINATED SOI SUBSTRATE AND MANUFACTURE THEREOF

#### (57) Abstract:


PROBLEM TO BE SOLVED: To provide a laminated SOI substrate, which reduces adverse effects on a device and is capable of raising the yield of the manufacture of the laminated SOI substrate, and a method of manufacturing the board.

SOLUTION: An insulating film is formed on the surface of a first single- crystal silicon substrate 1, such as a hydrogen-annealed substrate, an intrinsic gettering substrate of an epitaxial substrate, and a hydrogenation is performed in the substrate 1 through the surface of this insulating film, whereby a hydrogen ated region 3 is formed in the substrate 1. By performing heat treatment at 400 to 500°C on the substrate 1, voids 4 are formed in the region 3 and the substrate 1 is cleaved from these and formed with the voids 4, in the region 3. Then, after the surface of the insulating film and the surface of a second single-crystal silicon substrate 5 are laminated together, the substrates 1 and 5 are subjected to heat treatment at a temperature of 1,000°C or higher.

# COPYRIGHT: (C)1999,JPO









(19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平11-145436

(43)公開日 平成11年(1999)5月28日


(51) Int. C1. 6	識別記号	庁内整理番号	FI			技術表示箇所	
HOIL 27/12			H01L 27/12		В		
21/265			21/322		Y Q		
21/322			21/265				
21/762			21/76		D		
			審査訓	青求 有	請求項の数 6	OL (全5頁)	
(21)出願番号	特願平 9 - 3 0 7	7 1 9	(71)出願人	0 0 0 0	0 4 2 3 7		
				日本電気	株式会社		
(22) 出願日	平成9年(199	年(1997)11月10日		東京都港口	区芝五丁目 7 番	1 号	
		•	(72)発明者	小此木 !	堅祐		
				東京都港口	区芝五丁目7番	1号 日本電気株	
				式会社内			
			(74)代理人	弁理士 前	藤巻 正憲		
			(II) (Z)	л <u>е</u> т ,	操令 正思		

### (54) 【発明の名称】張り合わせSOI基板及びその製造方法

#### (57)【要約】

【課題】 デバイスへの悪影響を低減して歩留まりを向上することができる張り合わせSOI基板及びその製造方法を提供する。

【解決手段】 第1の単結晶シリコン基板、例えば、水素アニール基板、イントリンシックゲッタリング基板又はエピタキシャル基板の表面に絶縁膜を形成し、この絶縁膜の表面から水素注入を行うことにより、第1の単結晶シリコン基板中に水素注入領域を形成する。そして、400乃至500℃の熱処理を施すことにより、水末注入領域にボイドを形成してそこから第1の単結晶シリコン基板を劈開する。次に、絶縁膜の表面と第2の単結晶シリコン基板の表面とを張り合わせた後、1000℃以上の温度で熱処理する。



#### 【特許請求の範囲】

【請求項1】 第1の単結晶シリコン基板と、第2の単 結晶シリコン基板とを絶縁膜を間に挟んで張り合わせて 構成された張り合わせSOI基板において、前記第1の 単結晶シリコン基板は、水素アニール基板、イントリン シックゲッタリング基板及びエピタキシャル基板からな る群から選択された1種の基板からなることを特徴とす る張り合わせSOI基板。

1

【請求項2】 第1の単結晶シリコン基板の表面に絶縁 膜を形成する工程と、前記絶縁膜の表面から水素注入を 10 行うことにより、前記第1の単結晶シリコン基板中に水 素注入領域を形成する工程と、前記絶縁膜の表面と第2 の単結晶シリコン基板の表面とを張り合わせる工程とを 有する張り合わせSOI基板の製造方法において、前記 第1の単結晶シリコン基板は、水素アニール基板、イン トリンシックゲッタリング基板及びエピタキシャル基板 からなる群から選択された1種の基板であることを特徴 とする張り合わせSOI基板の製造方法。

【請求項3】 第1の単結晶シリコン基板の表面に絶縁 膜を形成する工程と、前記絶縁膜の表面から水素注入を 20 行うことにより、前記第1の単結晶シリコン基板中に水 素注入領域を形成する工程と、前記絶縁膜の表面と第2 の単結晶シリコン基板の表面とを張り合わせる工程とを 有する張り合わせSOI基板の製造方法において、前記 第1の単結晶シリコン基板は、表面から一定の深さに結 晶欠陥領域を有することを特徴とする張り合わせSOI 基板の製造方法。

【請求項4】 前記結晶欠陥領域はミスフィット転位及 び酸素析出物からなる群から選択された少なくとも1種 の結晶欠陥を有することを特徴とする請求項3に記載の 30 張り合わせSOI基板の製造方法。

【請求項5】 前記絶縁膜の表面と第2の単結晶シリコ ン基板の表面とを張り合わせる工程後に、1000℃以 上の温度で熱処理する工程を有することを特徴とする請 求項2乃至4のいずれか1項に記載の張り合わせSOI 基板の製造方法。

【請求項6】 前記ミスフィット転位は、第3の単結晶 シリコン基板上にエピタキシャル成長により前記第3の 単結晶シリコン基板よりも抵抗が高い単結晶シリコン層 とする請求項4又は5に記載の張り合わせSOI基板の 製造方法。

#### 【発明の詳細な説明】

### [0001]

【発明の属する技術分野】本発明は半導体装置に好適な 張り合わせSOI(Silicon On Insul a tor) 基板及びその製造方法に関し、特に、デバイ スへの悪影響を低減した張り合わせSOI基板及びその 製造方法に関する。

[0002]

【従来の技術】張り合わせ技術により超薄膜SOI基板 を製造する方法として、大量の水素注入により形成され るボイドによって半導体基板が劈開する現象を利用した スマートカット (Smart-Cut) プロセスが知ら れている (Proceedings 1996 IEEE International SOI Conference, p152)。図3 (a) 乃至 (e) は従来のス マートカットプロセスによるSOI基板の製造方法を工 程順に示す断面図である。従来のスマートカットプロセ スによるSOI基板の製造方法においては、先ず、図3 (a) に示すように、単結晶シリコン基板21上に絶縁 物である二酸化シリコン膜22を形成する。単結晶シリ コン基板21の表面近傍が最終的にデバイス作製領域と なる。また、この表面近傍には、総称してgrownin欠陥と呼ばれる酸素析出物又はその核等の結晶欠陥 領域28が存在している。

【0003】次に、図3(b)に示すように、二酸化シ リコン膜22の表面から水素イオンを約1016乃至10 ''(atoms/cm')のドーズ量でイオン注入す る。これにより、単結晶シリコン基板21中に水素注入 領域23が形成される。

【0004】次いで、図3(c)に示すように、二酸化 シリコン膜22の表面と他の単結晶シリコン基板25の 表面とを室温で張り合わせ、400乃至500℃で熱処 理することにより、水素注入領域23にボイド24が形

【0005】このとき、図3(d)に示すように、水素 注入領域23に形成されたボイド24により、単結晶シ リコン基板21は劈開される。

【0006】次に、約1000℃以上の熱処理を数時間 施すことにより、二酸化シリコン膜22と単結晶シリコ ン基板25との張り合わせ面を強固に接着する。そし て、単結晶シリコン基板21の劈開された面を研磨して 鏡面を形成することにより、SOI基板が完成する。

【0007】その後、このようにして製造されたSOI 基板はデバイスの作製工程へと投入される。

#### [0008]

【発明が解決しようとする課題】しかしながら、上述の 従来の方法により製造された張り合わせSOI基板にお いては、このSOI基板から製造されたデバイスにパー を形成することにより生成されたものであることを特徴 40 ティクルが生じたり、接合リーク、素子分離間特性及び ゲート絶縁膜耐圧の劣化がもたらされるという問題点が

> 【0009】本発明はかかる問題点に鑑みてなされたも のであって、デバイスへの悪影響を低減して歩留まりを 向上することができる張り合わせSOI基板及びその製 造方法を提供することを目的とする。

#### [00101

【課題を解決するための手段】本発明に係る張り合わせ SOI基板は、第1の単結晶シリコン基板と、第2の単 50 結晶シリコン基板とを絶縁膜を間に挟んで張り合わせて

30

構成された張り合わせSOI基板において、前記第1の 単結晶シリコン基板は、水素アニール基板、イントリン シックゲッタリング基板及びエピタキシャル基板からな る群から選択された1種の基板からなることを特徴とす

【0011】本発明においては、デバイスが形成される 予定の第1の単結晶シリコン基板に水素アニール基板、 イントリンシックゲッタリング基板又はエピタキシャル 基板が使用されており、これらの基板の表面近傍の結晶 イドが形成されることが抑制される。このため、デバイ スへの悪影響を低減することができる。

【0012】本発明に係る張り合わせSOI基板の製造 方法は、第1の単結晶シリコン基板の表面に絶縁膜を形 成する工程と、前記絶縁膜の表面から水素注入を行うこ とにより、前記第1の単結晶シリコン基板中に水素注入 領域を形成する工程と、前記絶縁膜の表面と第2の単結 晶シリコン基板の表面とを張り合わせる工程とを有する 張り合わせSOI基板の製造方法において、前記第1の 単結晶シリコン基板は、水素アニール基板、イントリン シックゲッタリング基板及びエピタキシャル基板からな る群から選択された1種の基板であることを特徴とす る。

【0013】本発明に係る他の張り合わせSOI基板の 製造方法は、第1の単結晶シリコン基板の表面に絶縁膜 を形成する工程と、前記絶縁膜の表面から水素注入を行 うことにより、前記第1の単結晶シリコン基板中に水素 注入領域を形成する工程と、前記絶縁膜の表面と第2の 単結晶シリコン基板の表面とを張り合わせる工程とを有 する張り合わせSOI基板の製造方法において、前記第 1の単結晶シリコン基板は、表面から一定の深さに結晶 欠陥領域を有することを特徴とする。

【0014】本発明においては、第1の単結晶シリコン 基板の表面から一定の深さに結晶欠陥領域が形成されて いるので、水素注入を行うとこの結晶欠陥領域に水素が 集中してボイドが形成されて劈開する。つまり、他の領 域にはボイドが形成されないので、デバイスへの悪影響 を低減することができる。

【0015】なお、前記結晶欠陥領域はミスフィット転 位及び酸素析出物からなる群から選択された少なくとも 40 1種の結晶欠陥を有することができる。

【0016】また、本発明においては、前記絶縁膜の表 面と第2の単結晶シリコン基板の表面とを張り合わせる 工程の後に、1000℃以上の温度で熱処理する工程を 行ってもよい。

【0017】前記ミスフィット転位は、第3の単結晶シ リコン基板上にエピタキシャル成長により前記第3の単 結晶シリコン基板よりも抵抗が高い単結晶シリコン層を 形成することにより生成されたものであってもよい。

[0018]

【発明の実施の形態】本願発明者等が前記課題を解決す るため、鋭意実験研究を重ねた結果、従来の方法で使用 されている単結晶シリコン基板21には不規則に結晶欠 陥領域28が存在しているため、図3(c)に示すよう に、水素注入により結晶欠陥領域28にもボイド24a が形成され、図3(e)に示すように、完成後にもボイ ド24aはSOI基板の活性層である単結晶シリコン基 板21中に残存しているので、このSOI基板から製造 されたデバイスに悪影響が及ぼされていることに想到し 欠陥は極めて少ないので、製造工程中に、この基板にボ 10 た。つまり、このスマートカットプロセスによる張り合 わせSOI基板の製造方法においては、水素注入による ボイドの形成場所を制御することが重要である。このボ イドの形成場所は注入される表面から水素の飛程程度離 れた位置となるが、その周囲に欠陥等の水素イオンが集 中しやすい領域があると、そこにもボイドが形成されて しまう。そこで、下地の単結晶シリコン基板の表面の結 晶性を制御することが必要となる。本発明においては、 下地の単結晶シリコン基板表面の結晶性を改善すること により、ポイドの形成場所を制御する。

> 【0019】以下、本発明の実施例方法について、添付 の図面を参照して具体的に説明する。図1(a)乃至 (e) は本発明の第1の実施例方法に係る張り合わせS 〇 1 基板の製造方法を工程順に示す断面図である。本実 施例方法においては、水素が注入される単結晶シリコン 基板1として、表面にgrown-in欠陥及び酸素析 出物がなく、図1(a)に示すように、表面近傍に無欠 陥領域(DZ)6が存在する基板、例えば水素アニール 基板、イントリンシックゲッタリング(IG)基板又は エピタキシャル基板が使用される。水素アニール基板 は、FZ法等で形成された単結晶シリコン材を、例えば 1200℃で1時間、100%水素雰囲気中でアニール することにより作製される。先ず、この単結晶シリコン 基板1上に絶縁物である二酸化シリコン膜2を形成す る。

【0020】次に、図1(b)に示すように、二酸化シ リコン膜2の表面から水素イオンを約10''乃至10'' (atoms/cm<sup>1</sup>)のドーズ量でイオン注入する。 これにより、単結晶シリコン基板1の投影飛程領域のみ に水素注入領域3が形成される。

【0021】次いで、図1 (c) に示すように、二酸化 シリコン膜2の表面と他の単結晶シリコン基板5の表面 とを室温で張り合わせ、400乃至500℃で熱処理す ることにより、水素注入領域3にボイド4を多数高密度

【0022】このとき、図1(d)に示すように、水素 注入領域3に形成されたボイド4により、単結晶シリコ ン基板1は劈開される。本実施例においては、単結晶シ リコン基板 1 表面近傍に結晶欠陥領域がないので、従来 のようにボイドが単結晶シリコン基板1内に残存するこ 50 とは避けられる。

【0023】次に、約1000℃以上の熱処理を数時間 施すことにより、二酸化シリコン膜2と単結晶シリコン 基板5との張り合わせ面を強固に接着する。そして、図 1 (e) に示すように、単結晶シリコン基板1の劈開さ れた面を研磨して鏡面を形成することにより、SOI基 板が完成する。

【0024】このように製造されたSOI基板は図1 (e) に示すような構造を有しており、その内部にはボ イドが存在しない。このため、このSOI基板からデバ れることが抑制される。

【0025】次に、本発明の第2の実施例方法について 説明する。図2(a)乃至(e)は本発明の第2の実施 例方法に係る張り合わせSOI基板の製造方法を工程順 に示す断面図である。本実施例方法においては、水素が 注入される単結晶シリコン基板11として、ミスフィッ ト転位が形成されたミスフィット転位領域17を表面近 傍に有する基板が使用される。このミスフィット転位領 域17を有する単結晶シリコン基板11は、例えば低抵 抗基板上にエピタキシャル成長により高抵抗の単結晶シ 20 リコン層を形成すること、又はSiGe層上に単結晶シ リコンをエピタキシャル成長させること等により容易に 形成されるものである。先ず、この単結晶シリコン基板 11上に絶縁物である二酸化シリコン膜12を形成す

【0026】次に、図2(b)に示すように、二酸化シ リコン膜12の表面から水素イオンを約1016乃至10 ''(atoms/cm')のドーズ量でイオン注入す る。これにより、単結晶シリコン基板11の投影飛程領 域及びミスフィット転位領域17に水素注入領域13が 30 OI基板の製造方法を工程順に示す断面図である。 形成される。

【0027】次いで、図2(c)に示すように、二酸化 シリコン膜12の表面と他の単結晶シリコン基板15の 表面とを室温で張り合わせ、400乃至500℃で熱処 理することにより、水素注入領域13にボイド14を多 数高密度に形成する。

【0028】このとき、図2(d)に示すように、水素 注入領域13に形成されたボイド14により、単結晶シ リコン基板11は劈開される。本実施例においても、単 結晶シリコン基板11表面近傍に結晶欠陥領域がないの 40 17:ミスフィット転位領域 で、従来のようにポイドが単結晶シリコン基板11内に

残存することは避けられる。

【0029】次に、約1000℃以上の熱処理を数時間 施すことにより、二酸化シリコン膜2と単結晶シリコン 基板5との張り合わせ面を強固に接着する。そして、図 2 (e) に示すように、単結晶シリコン基板 1 1 の 閉開 された面を研磨して鏡面を形成することにより、SOI 基板が完成する。

【0030】このように製造されたSOI基板は図2 (e) に示すような構造を有しており、その内部にはボ イスを製造したときに、デバイス特性に悪影響が及ぼさ 10 イドが存在しない。このため、第1の実施例方法により 製造されたSOI基板と同様に、このSOI基板からデ バイスを製造したときに、デバイス特性に悪影響が及ぼ されることが抑制される。

> 【0031】本実施例においては、単結晶シリコン基板 にミスフィット転位領域を有する基盤を使用したが、表 面近傍に酸素析出物層を有する基板を使用してもよい。 酸素析出物層を有する基板は、例えばフッ酸水溶液によ り下地単結晶シリコン基板を洗浄した後、この下地単結 晶シリコン基板上に単結晶シリコン層をエピタキシャル 成長させることにより作成される。

[0032]

【発明の効果】以上詳述したように、本発明によれば、 ボイドが半導体シリコン基板の所定の位置に形成され て、このボイドが形成された位置で半導体シリコン基板 が劈開されるので、ボイドの残存を低減することができ る。このため、デバイスへの悪影響を低減して歩留まり を向上することができる。

#### 【図面の簡単な説明】

【図1】本発明の第1の実施例方法に係る張り合わせS

【図2】本発明の第2の実施例方法に係る張り合わせS O I 基板の製造方法を工程順に示す断面図である。

【図3】従来のスマートカットプロセスによるSOI基 板の製造方法を工程順に示す断面図である。

#### 【符号の説明】

1、5、11、15、21、25;単結晶シリコン基板

2、12、22:二酸化シリコン膜

3、13、23:水素注入領域

4、14、24、24a:ポイド

28:結晶欠陥領域

